PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-150411

(43)Date of publication of application: 22.05.1992

(51)Int.CI.

HO3K 19/0185 HO3K 17/693

(21)Application number: 02-401074

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

10.12.1990

(72)Inventor: HAN GYO-JIN

(30)Priority

Priority number: 90 9016388

Priority date: 15.10.1990

Priority country: KR


(54) DUPLEX VOLTAGE SOURCE INTERFACE CIRCUIT

(57)Abstract:

PURPOSE: To prevent power consumption losses and to obtain an excellent interface between two kinds of power supply voltage by providing a first transistor to which gate input signals are supplied, an inverter which inverts the polarity of the input signals, a second transistor which inputs the output of the inverter to a gate, and a latch circuit having a high-voltage power source connected between the drains of the first and second transistors.

CONSTITUTION: When an input signal Vin shifts to a high level from a low level in such a case that the potential at the node P of a latch circuit 1 is high (5V) and that at the node Q of the circuit 1 is low (0V), a power passage is formed between the source and drain of an n-channel CMOS transistor n1 and the potential at the node P shifts to 0V, because the transistor n1 shifts to a turned-on state from a turned-off state and another n-channel CMOS transistor n2 shifts to a turned-off state from a turned-on state due to an inverter IVa. Therefore, stable output signals Vout are maintained.

Vir : Tika van de verse verse



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

JT IDS

⑩日本国特許庁(JP)

⑩ 特 許 出 顋 公 開

⑫ 公 開 特 許 公 報(A) 平4-150411

®Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成 4年(1992) 5月22日

H 03 K 19/0185

17/693

D

H 03 K 19/00

101 C

審査請求 有 請求項の数 2 (全9頁)

会発明の名称

二重電圧顔インタフエース回路

②特 頤 平2-401074

運

22出 願 平2(1990)12月10日

優先権主張 明者 図1990年10月15日図韓国(KR) 図1990-16388

大韓民国京畿道儀旺市▲ソン▼ 2洞691-2号

⑦出 願人

(2)発

三星電子株式会社


大韓民国京畿道水原市勧善区梅灘洞416番地

個代 理 人 弁理士 管井 英雄 外7名

⑤ 【要約】

【目的】低電圧電源と高電圧電源の二種類の電源電圧を 備え、低電圧源で高電圧の回路を駆動する二重電圧源イ ンターフェース回路において、直流損失を低減し、二種 類の電源電圧のインターフェースを良好に行う。

【構成】 n チャンネル CMOS トランジスタ n,のゲート には入力信号 Vinが供給され、n チャンネル CMOS トラ ンジスタniのゲートには、低電圧源Viを備えるインバ ータ IV。を介して入力信号Vinが供給される。そして、二 つのnチャンネル CMOS トランジスタn, noのドレイ・ ンの間には、高電圧源 Vuを備えるラッチ回路 1 が配置さ れている。ラッチ回路1は、それぞれが高電圧源Vuを備 える二つのインバータ IV, IV,が互いに逆方向に並列に 接続されて構成されており、両ノードP、Qの中にある 一方のノードが出力端子である。



【書類名】 明細書

【発明の名称】 二重電圧源インタフェース回路

【特許請求の範囲】

【請求項1】 ゲートに入力信号が供給される第1のトランジスタと、前記入力信号を極性反転させるインバータと、前記インバータの出力をゲートに入力する第2のトランジスタと、前記第1のトランジスタのドレインと前記第2のトランジスタのドレインとの間に接続された高電圧電源を有するラッチ回路とを具備することを特徴とする二重電圧源インタフェース回路。

【請求項2】 前記ラッチ回路は第1のインバータと第2のインバータが互いに逆方向に並列接続されて構成されることを特徴とする請求項1記載の二重電圧源インタフェース回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】

本発明は、半導体回路に係り、特に、低電圧電源と高電圧電源の二種類の電源 電圧を使用する半導体チップにおいて、低電圧源で高電圧の回路を駆動する二重 電圧源インタフェース回路に関する。

[0002]

【従来の技術】

一般に、 3 V程度の低電圧電源と 5 V程度の高電圧電源の二種類の電源電圧を使用する二重電圧源インタフェース回路は、図 4 に示すように、二つのインバータ I V_1 , I V_2 が直列に接続されて構成されている。インバータ I V_1 は、 P チャンネルの C MOS P トランジスタ P_1 と P と P かよれの P CMOS P と P かは P 3.3 Vの低電圧源 P を備えており、入力信号 P は、 P チャンネルの P CMOS P を P で P が P を P が P と P か P で P と P か P で P と P か P で P を P の P で P の P で P の P で P の P で P の P

図 4 の構成において、入力信号 V_{in} は $0\sim3.3~V$ の範囲をスウィングする。従

って、入力信号 V_{in} がローレベルからハイレベルに、またはハイレベルからローレベルに変化するときにインバータ IV_1 の出力信号 V_{mid} は、0V から 3.3V の範囲にある。そして、インバータ IV_1 の出力信号 V_{mid} が低電圧をスウィングする場合には、インバータ IV_2 は高電圧をスウィングする。この場合、インバータ IV_1 の出力信号 V_{mid} が 0V である場合には、インバータ IV_2 においては 0 と 0 は 0 と 0 を 0

[0003]

【発明が解決しようとする課題】

しかしながら、図4の構成においては、インバータ IV_1 の出力信号 V_{mid} が 3.3Vである場合には、インバータ IV_2 の p チャンネル C MOS トランジスタ p 2 のゲートとソースの間の電位差 V_{GS} は 1.7V (=5V-3.3V) となり、多少導通状態となるので、p チャンネル C MOS トランジスタ p_2 と抵抗 R_1 を介して直流電流が流れるようになり、電力の消耗が増加されるという問題があった。勿論、抵抗 R_1 を設けなければ消費電力は低減するが、その場合には p チャンネル C MOS トランジスタ p_2 は導通状態となり、その結果出力信号 V_{out} が高電圧となって誤動作を生じることになる。

本発明は、上述したような従来の二重電圧源インタフェース回路が持つ問題を 解決するためになされたものであり、不必要な直流電流が流れることによる消費 電力の損失を防止し、二種類の電源電圧のインターフェースを良好に行うことが できる二重電圧源インタフェース回路を提供することを目的とするものである。

[0004]

【課題を解決するための手段】

上記の目的を達成するために、本発明の二重電圧源インタフェース回路は、ゲートに入力信号が供給される第1のトランジスタと、前記入力信号を極性反転させるインバータと、前記インバータの出力をゲートに入力する第2のトランジス

タと、前記第1のトランジスタのドレインと前記第2のトランジスタのドレイン との間に接続された高電圧電源を有するラッチ回路とを具備することを特徴とす る。

[0005]

【作用】

ラッチ回路の第1のトランジスタ側のノードが髙電位、第2のトランジスタ側のノードが低電位であり、入力信号がローレベルからハイレベルにシフトする場合には、第1のトランジスタはオフ状態からオン状態に、第2のトランジスタはオン状態からオフ状態になり、また、ラッチ回路の第1のトランジスタ側のノードが低電位、第2のトランジスタ側のノードが高電位であり、入力信号がハイレベルからローレベルにシフトする場合には、第1のトランジスタはオン状態からオフ状態に、第2のトランジスタはオフ状態からオン状態になる。従って、ラッチ回路のいずれのノードから出力を得る場合においても出力レベルは常に安定的に維持される。

[0006]

【実施例】

以下、本発明を図面を参照して詳細に説明する。

図1は本発明の二重電圧源インタフェース回路の概略的なプロック構成図、図 2は本発明の二重電圧源インタフェース回路の詳細回路図、図3は本発明の二重 電圧インタフェース回路の各部の信号レベルの変化を示す図である。

図1及び図2において、nチャンネルCMOSトランジスタ n_1 のゲートには入力信号 V_{in} が供給され、nチャンネルCMOSトランジスタ n_2 のゲートには、低電圧源 V_L を備えるインバータ IV_a を介して入力信号 V_{in} が供給される。そして、二つのnチャンネルCMOSトランジスタ n_1 , n_2 のドレインの間には、高電圧源 V_H を備えるラッチ回路1が配置されている。

[0007]

図1及び図2に示す構成において、図3A、Bに示すように、0 V \sim 3.3Vの低電圧の入力信号 V_{in} が入力されると、インバータ IV_{a} により n チャンネル C MOSトランジスタ v_{in} のゲートには入力信号 V_{in} の反転信号が入力されるよう

になる。従って、n チャンネルCMOSトランジスタ n_1 がオンとなると、n チャンネルCMOSトランジスタ n_2 はオフとなり、逆にn チャンネルCMOSトランジスタ n_1 がオフとなると、n チャンネルCMOSトランジスタ n_2 はオンとなる。なお、図 3 において入力信号 V_{in} の反転信号は V_{in} の上にバーを付すことによって示している。

また、ラッチ回路 1 は、図 2 に示すように、それぞれが髙電圧源 V_H を備えるこのインバータ I V_b , I V_c が互いに逆方向に並列に接続されて構成されており、両ノードP, Qの中にある一方のノードの信号を出力するようになされている。即ち、入力信号 V_{in} が 0 V から 3.3 V にシフトする場合には図 3 A に示すように、ラッチ回路 1 の出力信号 V_{out} はローレベルからハイレベルに、 3.3 V から 0 V にシフトする場合には図 3 B に示すように、ハイレベルからローレベルにシフトする。

[8000]

従って、ラッチ回路 1 のノード P が高電位(5 V)であり、ノード Q が低電位(0 V)である場合、入力信号 V_{in} がローレベルからハイレベルにシフトすることになると図 3 A に示すように、オフ状態にある n チャンネル C MOSトランジスタ n_2 はインバータ 1 V_a の存在により、n チャンネル C MOSトランジスタ n_2 はインバータ 1 V_a の存在により、オン状態からオフ状態になることになるので、n チャンネル C MOSトランジスタ n_1 のソースとドレインの間に電流通路が形成され、ノード P の電位が 0 V にシフトすることになる。その結果、ラッチ回路 1 の出力 V_{out} 、即ち、ノード Q の電位は 5 V のハイレベルにシフト 1 、全ての電流通路は遮断され、安定な出力信号 1 10 11 が維持されることになる。

また、ラッチ回路1のノードPが低電位(0 V)、ノードQが高電位(5 V)である場合に、図3 Bに示すように入力信号 V_{in} がハイレベルからローレベルにシフトする場合には、オン状態のn チャンネルCMOSトランジスタ n_1 はオフ状態にシフトし、n チャンネルCMOSトランジスタ n_2 はインバータ I V_a の存在によりオフ状態からオン状態にシフトすることになるので、n チャンネルCMOSトランジスタ n_2 に電流通路が形成されて、ノードQの電位、即ち、ラッチ回路1の出力 V_{out} は0 Vのローレベルにシフトされてそのレベルを維持する

ことになる。

[0009]

【発明の効果】

以上の説明から明らかなように本発明の二重電圧源インタフェース回路によれば、ラッチ回路は二つのノードのいずれのノードからでも直流電流の損失を生じることなく出力することができるので、不必要な消費電力の損失を減少させるととができる。

【図面の簡単な説明】

[図1]

本発明の二重電圧源インタフェース回路の概略的なブロック構成図である。

[図2]

本発明の二重電圧源インタフェース回路の詳細回路図である。

[図3]

本発明の二重電圧源インタフェース回路の各部の入出力信号レベルの変化を示す図である。

【図4】

従来の二重電圧源インタフェース回路の構成図である。


【符号の説明】

 $1\cdots$ ラッチ回路、 n_1 , $n_2\cdots n$ チャンネルCMOSトランジスタ、 p_1 、 $p_2\cdots p$ チャンネルCMOSトランジスタ、 IV_1 , IV_2 , IV_3 , IV c \cdots IV v


【眷類名】

図面


[図1]




[図2]









[図4]

